PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-148691

(43)Date of publication of application: 07.06.1996

(51)Int.Cl.

H01L 29/786 H01L 21/336

(21)Application number: 06-314150

(71)Applicant : SONY CORP

(22)Date of filing:

24.11.1994

(72)Inventor: SUZUKI NOBUAKI


URAZONO TAKENOBU

(54) MANUFACTURE OF THIN-FILM TRANSISTOR

(57)Abstract:

PURPOSE: To form an offset gate structure of a thin-film transistor efficiently.

CONSTITUTION: A semiconductor thin film 2 is formed on an insulating substrate 1 and a channel region Ch is formed in a specified part of the semiconductor thin film 2. Then, an ion stopper layer 4 which has a tapered cross section is so formed by patterning that it may cover the channel region Ch and its edge section P. After that, impurity ions are implanted at high density into the semiconductor thin film 2 with the ion stopper layer 2 being used as a mask to form a source region and a drain region D on both sides of the channel region Ch. Nextly, the ion stopper layer 4 is etched to make the tapered shape of its cross section smaller and thereby expose the edge section P of the channel region. Finally, impurity ions are implanted at low density into the semiconductor thin film 2 with the reduced ion stopper layer 4 being used as a mask and thereby an offset region OFST is formed in the edge section P.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-148691


(43)公開日 平成8年(1996)6月7日

(51) Int.Cl. ⁶ H 0 1 L 29/786 21/336		庁内整理番号	FΙ			技術表示箇所
		9056-4M 9056-4M	H01L	29/ 78 6		
			審査請求	未請求 請求項の	D数4 F	D (全 7 頁)
(21)出願番号	特願平6-314150		(71)出願人	000002185 ソニー株式会社		
(22)出顧日	平成6年(1994)11	月24日	(72)発明者	東京都品川区北區 鈴木 信明 東京都品川区北區 一株式会社内		
			(72)発明者	浦園 丈展 東京都品川区北品 一株式会社内	かん 6 丁目	7番35号 ソニ
			(74)代理人	弁理士 鈴木 時	够	

(57)【要約】

【目的】 薄膜トランジスタのオフセットゲート構造を 効率良く形成する。

【構成】 絶縁基板1上に半導体薄膜2を形成して所定部位にチャネル領域Chを設定する。チャネル領域Ch及びその端縁部Pを被覆する様に、断面テーパ形状のイオン阻止層4をパタニング形成する。このイオン阻止層4をマスクとして不純物イオンを高濃度で半導体薄膜2に打ち込み、チャネル領域Chの両側にソース領域及びドレイン領域Dを形成する。この後イオン阻止層4をエッチングして断面テーパ形状を縮小化しチャネル領域の端縁部Pを露出する。最後にこの縮小化したイオン阻止層4をマスクとして不純物イオンを低濃度で半導体薄膜2に打ち込み、端縁部Pにオフセット領域OFSTを形成する。



【特許請求の範囲】

【請求項1】 チャネル領域と、その両側に位置するソ ース領域及びドレイン領域と、チャネル領域/ソース領 域間及びチャネル領域/ドレイン領域間に位置するオフ セット領域と、絶縁膜を介してチャネル領域に整合する ゲート電極とを備えた薄膜トランジスタの製造方法であ

絶縁基板上に半導体薄膜を形成して所定部位にチャネル 領域を設定する形成工程と、

該チャネル領域及びその両端縁部を被覆する様に、断面 10 合ポトムゲート構造となる。 テーパ形状のイオン阻止層をパタニング形成する被覆工 程と、

該イオン阻止層をマスクとして不純物イオンを高濃度で 該半導体薄膜に打ち込み該チャネル領域の両側にソース 領域及びドレイン領域を形成する第1注入工程と、

該イオン阻止層をエッチングして断面テーパ形状を縮小 化し該チャネル領域の両端縁部を露出するエッチングエ 程と、

該縮小化したイオン阻止層をマスクとして不純物イオン を低濃度で該半導体薄膜に打ち込み該両端縁部にオフセ 20 ット領域を形成する第2注入工程とを行なう事を特徴と する薄膜トランジスタの製造方法。

【請求項2】 前記被覆工程は、フォトレジストを成膜 した後適当な条件で露光現像を行ない、断面テーパ形状 のイオン阻止層にパタニング加工する事を特徴とする請 求項1記載の薄膜トランジスタの製造方法。

【請求項3】 前記エッチング工程は、反応性イオンエ ッチングにより該イオン阻止層の断面テーパ形状を縮小 化する事を特徴とする請求項1又は2記載の薄膜トラン ジスタの製造方法。

【請求項4】 前記形成工程に先立ってゲート電極を形 成する工程と、前記形成工程の後該半導体薄膜に重ねて 絶縁膜を形成する工程と、前記第2注入工程の後残され たイオン阻止層をマスクとして該絶縁膜をエッチング除 去し該チャネル領域の上部のみに保護層として残す工程 とを含む事を特徴とする請求項1記載の薄膜トランジス タの製造方法。

【発明の詳細な説明】

[0001]

方法に関する。例えば、ボトムゲート構造で且つオフセ ットゲート構造を有する電界効果型薄膜トランジスタの 製造方法に関する。詳しくは、オフセットゲート構造の 形成方法に関する。

[0002]

【従来の技術】電界効果型の薄膜トランジスタは近年盛 んに開発が進められており、例えばアクティブマトリク ス型液晶表示装置の画素駆動用スイッチング素子や周辺 回路の構成要素として応用されている。画素駆動用のス イッチング素子として用いる場合、非導通状態における 50

オフ電流 (リーク電流) の低減化が重要であり、この目 的で所謂オフセットゲート構造が採用されている。この 構造の薄膜トランジスタはチャネル領域と、その両側に 位置するソース領域及びドレイン領域と、チャネル領域 /ソース領域間及びチャネル領域/ドレイン領域間に位 置するオフセット領域と、絶縁膜を介してチャネル領域 に整合するゲート電極とを備えている。チャネル領域の 上方にゲート電極が位置する場合トップゲート構造とな り、逆にチャネル領域の下方にゲート電極が位置する場

【0003】以下図6ないし図8を参照して、ボトムゲ ート構造で且つオフセットゲート構造を有する電界効果 型薄膜トランジスタの製造方法の従来例を簡潔に説明す る。図6の工程(A)で絶縁基板10の上に金属膜から なるゲート電極11をパタニング形成する。工程 (B) でこのゲート電極11の表面に陽極酸化膜12を形成す る。工程 (C) でプラズマ化学気相成長 (P-CVD) によりSiNx 膜13、SiOz 膜14、非晶質シリコ ン膜 (a-Si膜) 15を順に成膜する。さらに窒素界 囲気中400℃程度で加熱処理を行ない非晶質シリコン 膜15の含有水素を脱離させる。工程(D)でSiO2 等からなる絶縁膜16を成膜する。工程(E)に移り、 レーザ等の光エネルギーhνを照射し、非晶質シリコン 膜15を多結晶シリコン膜17に転換する。

【10004】図7の工程 (F) に移り、レジストを所定 の形状にパタニングしてイオン阻止層18を形成する。 工程 (G) でイオン阻止層18を介し低濃度の不純物イ オンを打ち込み、オフセット領域21を設ける。工程 (H) に進み、使用済みのイオン阻止層18を剥離した 30 後、再度レジストにて前より寸法の大きなイオン阻止層 19を形成する。次の工程(I)でこのイオン阻止層1 9を介し高濃度の不純物イオンを打ち込みソース領域及 びドレイン領域20を形成する。さらに、エキシマレー ザ等を照射し不純物の活性化を図る。

【0005】次に図8の工程(J)に移り、使用済みの イオン阻止層19を剥離した後改めてレジストを塗布し 所定の形状にパタニングしてマスク24とする。次の工 程 (K) でこのマスク24を介し絶縁膜16をエッチン グして保護層とする。最後に工程 (L) でソース領域及 【産業上の利用分野】本発明は薄膜トランジスタの製造 40 びドレイン領域20に重ねソース電極22とドレイン電 極23を形成する。以上によりボトムゲート構造で且つ オフセットゲート構造の電界効果型薄膜トランジスタが 完成する。図示する様に、この薄膜トランジスタは保護 層16の直下に位置するチャネル領域Chと、その両側 に位置するソース領域及びドレイン領域20と、チャネ ル領域/ソース領域間及びチャネル領域/ドレイン領域 間に位置するオフセット領域21と、ゲート絶縁膜(1 2, 13, 14) を介してチャネル領域Chに整合する ゲート電極11とを備えている。

[0006]

【発明が解決しようとする課題】上述した薄膜トランジ スタの製造方法では、オフセットゲート構造を形成する 為不純物イオンの打ち込みを低濃度と高濃度の2回に分 けて行なっている。なお、先の例では不純物イオンを低 濃度で打ち込んだ後高濃度で打ち込んでいるが、この順 は逆にしても差支えない。2回のイオン打ち込みでは、 別々にレジストをパタニングしてイオン阻止層を形成し ている。従って、レジストのフォトリソグラフィ工程が 2回必要になる。さらに、保護層の形成に必要なマスク のパタニングも加えると、合計3回のフォトリソグラフ 10 性イオンエッチング等によりこのイオン阻止層を相似的 ィ工程が必要になり、製造プロセスが複雑化していた。 又、各フォトグラフィ工程におけるフォトマスクのアラ イメント精度が厳しく要求される。アライメント誤差が 生じると、ソース領域、ドレイン領域、オフセット領域 の幅寸法にばらつきが生じ薄膜トランジスタの電気特性 変動をもたらす。しかしながら、3回のフォトリソグラ フィを繰り返す為アライメント誤差を制御する事は極め て困難である。

[0007]

【課題を解決するための手段】本発明は上述した従来の 20 技術の課題を解決する事を目的とし、オフセットゲート 構造の薄膜トランジスタを効率的に製造するものであ る。この薄膜トランジスタはチャネル領域と、その両側 に位置するソース領域及びドレイン領域と、チャネル領 域/ソース領域間及びチャネル領域/ドレイン領域間に 位置するオフセット領域と、絶縁膜を介してチャネル領 域に整合するゲート電極とを備えている。本発明はかか る構成を有する薄膜トランジスタを以下の工程により製 造するものである。先ず形成工程を行ない、絶縁基板上 に半導体薄膜を形成して所定部位にチャネル領域を設定 30 する。次に被覆工程を行ない、該チャネル領域及びその 両端縁部を被覆する様に断面テーパ形状のイオン阻止層 をパタニング形成する。さらに第1注入工程を行ない、 該イオン阻止層をマスクとして不純物イオンを高濃度で 該半導体薄膜に打ち込み、該チャネル領域の両側にソー ス領域及びドレイン領域を形成する。続いてエッチング 工程を行ない、該イオン阻止層をエッチングして断面テ ーパ形状を縮小化し該チャネル領域の両端縁部を露出す る。最後に第2注入工程を行ない、該縮小化したイオン 阻止層をマスクとして不純物イオンを低濃度で該半導体 40 薄膜に打ち込み該両端縁部にオフセット領域を形成す る。

【0008】具体的には、前記被覆工程ではフォトレジ ストを成膜した後適当な条件で露光現像を行ない、断面 テーパ形状のイオン阻止層にパタニング加工している。 又前記エッチング工程では、反応性イオンエッチングに より該イオン阻止層の断面テーパ形状を相似的に縮小化 している。ボトムゲート型の薄膜トランジスタを製造す る場合には、前記形成工程に先立ってゲート電極を形成 する工程と、前記形成工程の後該半導体薄膜に重ねて絶 50

縁膜を形成する工程とを行なう。さらに、前記第2注入 工程の後残されたイオン阻止層をマスクとして該絶縁膜 をエッチング除去し該チャネル領域の上部のみに保護層 として残す工程を行なう。

[0009]

【作用】本発明によれば、フォトリソグラフィによりレ ジストを断面テーパ形状に加工してイオン阻止層を設け ている。これを介して高濃度の不純物イオンを打ち込み ソース領域及びドレイン領域を形成する。その後、反応 に縮小化し、次いで不純物イオンを低濃度で打ち込んで オフセット領域を形成している。従って、オフセットゲ ート構造形成の為のフォトリソグラフィが1回で済み工 程合理化に繋る。又、縮小化したイオン阻止層をそのま まマスクとしてチャネル領域上の保護層をパタニング加 工でき、さらにフォトリソグラフィの回数を削減可能で ある。

[0010]

【実施例】以下図面を参照して本発明の好適な実施例を 詳細に説明する。図1は本発明にかかる薄膜トランジス タ製造方法の基本的な工程を表わしたものである。

(A) に示す様に、先ず絶縁基板1上に半導体薄膜2を 形成して、所定部位にチャネル領域Chを設定する。半 導体薄膜2は多結晶シリコンや単結晶シリコン等からな り、非晶質シリコンに比べると移動度が高い。その分リ 一ク電流の抑制が必要であり、オフセットゲート構造が 採用される。この例はボトムゲート構造であり、絶縁基 板1の上には予めゲート電極Gがパタニング形成されて いる。従って、このゲート電極Gの上に位置する半導体 薄膜2の部分がチャネル領域Chとなる。次に、半導体 薄膜2をSiO2等の絶縁膜3で被覆する。その上に、 チャネル領域Ch及びその端縁部Pを被覆する様に、断 面テーパ形状のイオン阻止層4をパタニング形成する。 なお(A)はチャネル領域Chの一方の端縁部Pのみを 示しており、他方の端縁部は図示を省略している。イオ ン阻止層4は、例えばフォトレジストを成膜した後適当 な条件で露光現像を行なう事により形成できる。例えば ポジタイプのフォトレジストを塗布した後フォトマスク を介して紫外線を照射する。紫外線の照射を受けた部分 は現像処理で除去される。この際、露光条件を適切に設 定すると照射領域と非照射領域の境界でフォトレジスト が若干残される為所望の断面テーパ形状が得られる。図 示の例ではイオン阻止層4の高さH (厚み) は1000 nm程度に設定され、テーパ角θは45°に設定されてい る。従ってイオン阻止層4のテーパ部の幅Wは1000 nu程度になる。本例ではこのテーパ部が丁度チャネル領 域の端縁部Pと整合している。

【0011】次に、イオン阻止層4をマスクとして不純 物イオンを高濃度で半導体薄膜2に打ち込みチャネル領 域Chの片側にドレイン領域Dを形成する。勿論、チャ

ネル領域Chの他方側にも同時にソース領域が形成され る。イオン阻止層4を構成するフォトレジストの材料組 成により若干の差はあるが、約100mmの膜厚で、加速 オンP+もしくはB+を十分阻止可能である。従って、

(A) に設定した条件では端縁部Pを約900mmの幅に 渡って不純物イオンから有効に遮蔽可能である。換言す るとドレイン領域Dの誤差範囲は高々100m程度に過 ぎない。イオン阻止層4のテーパ角θをさらに小さくす れば遮蔽される端縁部Pの幅をさらに拡げる事が可能で 10 ある。このテーパ角 θ は前述した様に露光現像等のフォ トリソグラフィ条件を適宜設定する事により制御可能で

【0012】次に(B)に示す様に、イオン阻止層4を エッチングして断面テーパ形状を縮小化しチャネル領域 の端縁部Pを露出する。この露出幅はWで表わされる。 例えば反応性イオンエッチング (RIE) 等の異方性エ ッチングを行なう事によりイオン阻止層4の断面テーパ 形状を相似的に縮小可能である。本例では、反応ガスO 2 の流量を300 sccmに設定し、圧力20Pa、出力1. 5kWの条件でフォトレジストをRIE処理した。これに より、(A)に示したイオン阻止層4は(B)の様に縮 小化される。この後縮小化したイオン阻止層4をマスク として不純物イオンを低濃度で半導体薄膜2に打ち込 み、露出した端縁部Pにオフセット領域OFSTを形成 する。なお、この後残されたイオン阻止層4をマスクと して絶縁膜3をエッチング除去すると、チャネル領域C hの上部のみに保護層として残す事ができる。

【0013】次に図2ないし図4を参照して、本発明に する。本例では低温プロセスによりボトムゲート構造の 薄膜トランジスタを集積形成している。先ず図2の工程 (A) で、ガラス等からなる絶縁基板10の上にゲート 電極11を形成する。ゲート電極材料としてはMo, T a, Al等の金属あるいはこれらの合金を用いる事がで きる。次に工程 (B) で、ゲート電極11を陽極酸化 し、陽極酸化膜12で被覆する。続いて工程 (C) に移 り、P-CVDによりSiNx 膜13、SiOz 膜1 4、非晶質シリコン膜15を連続成膜する。さらに窒素 雰囲気中400℃程度で加熱処理を行ない非晶質シリコ 40 ン膜15の含有水素を脱離させる。SiNx 膜13とS iO₂ 膜14はゲート絶縁膜として機能する。特に、S iN_x 膜13はNa+等可動イオンのゲッターとして機 能する。次に工程 (D) で非晶質シリコン膜15の上に S i O₂ 等の絶縁膜16を成膜する。工程(E)に進 み、光エネルギーh v を照射してアニールを行ない、非 晶質シリコン膜15を多結晶シリコン膜17に転換す る。例えば光エネルギーhvとしてレーザパルスをワン ショットで照射し非晶質シリコン膜15の一括加熱処理 を行なう。これによ非晶質シリコン膜15は一旦溶融し 50

た後結晶化し比較的大粒径の多結晶シリコン膜17に転 換される。レーザパルスとしては例えばエキシマレーザ 光を用いる事ができる。エキシマレーザ光は強力なパル ス紫外光である為、非晶質シリコン膜15の表面層で吸 収され、その部分の温度を上昇させるが、絶縁基板10 まで加熱する事はない。絶縁基板10に例えば厚み30 nmの非晶質シリコン膜15をP-CVDで成膜した場 合、XeClエキシマレーザ光を照射した時の溶融閾値 エネルギーは130mJ/cm²程度である。膜厚全体が溶 融するには例えば220mJ/cm²程度のエネルギーが必 要である。

【0014】次に図3の工程 (F) に進み、フォトレジ ストを塗布し露光条件と現像条件を適当に選ぶ事で所望 の断面テーパ形状にパタニング加工する。このフォトリ ソグラフィエ程により断面テーパ形状のイオン阻止層 1 8がゲート電極11の直上に形成される。次に工程

(G) で、所定の条件により高濃度 (例えば1014~1 0 16/cm² 程度のドーズ量) で不純物イオンの打ち込み を行なう。これにより多結晶シリコン膜17にソース領 域及びドレイン領域20が形成される。次いで工程

(H) に移り、先のイオン阻止層18を異方性エッチン グで処理し、その寸法を縮小して次のイオン阻止層19 とする。その後工程(I)で、今度は低濃度で不純物イ オンの打ち込みを行なう。この結果、多結晶シリコン膜 17にオフセット領域21が形成される。以上により、 ソース領域及びドレイン領域20とオフセット領域21 が1回のフォトリソグラフィにより精度良く形成され る。

【0015】次に図4の工程(J)に移り、このイオン かかる薄膜トランジスタ製造方法の具体例を詳細に説明 30 阻止層19をそのままマスクとして絶縁膜16をエッチ ングし、チャネル領域の保護層(エッチングストッパ) を形成する。次の工程 (K) で、ソース領域及びドレイ ン領域20を活性化する為再びエキシマレーザ光を照射 し光アニールを行なう。最後に工程 (L) でソース及び ドレイン領域20を島状にパタニングした後、ソース電 極22及びドレイン電極23を形成して薄膜トランジス タが完成する。

> 【0016】以上の様に、従来に比べフォトリソグラフ ィは2工程分減る。又、高濃度イオン注入時の阻止層と 低濃度イオン注入時の阻止層とがフォトリソグラフィの 工程でのアライメント精度に左右されない為、薄膜トラ ンジスタの寄生容量のばらつきを低減できる。なお、最 初のイオン阻止層18を形成する際、ゲート電極11を マスクとした裏面露光方式を採用する事により、さらに フォトリソグラフィの回数を低減できる事はいうまでも

> 【0017】最後に、図5を参照して本発明により製造 された薄膜トランジスタをスイッチング素子として組み 込んだアクティブマトリクス型液晶表示装置の一例を説 明する。図示する様に、本表示装置は一方のガラス基板

101と他方のガラス基板102と両者の間に保持され た液晶103とを備えたパネル構造を有している。一方 のガラス基板101には画素アレイ部104と駆動回路 部とが集積形成されている。駆動回路部は垂直駆動回路 105と水平駆動回路106とに分かれている。画素ア レイ部104には互いに直交してゲートライン107と 信号ライン108が形成されている。 両ライン107, 108の交差部には画素スイッチング用の薄膜トランジ スタ109が形成されている。この薄膜トランジスタ1 09は本発明に従ってオフセットゲート構造を備えてい 10 る。これと対応して画素電極110も形成されている。 このガラス基板101の周辺部上端には外部接続用の端 子111が形成されている。この端子111は配線11 2を介して垂直駆動回路105及び水平駆動回路106 に接続している。他方のガラス基板102の内表面には 図示しないが対向電極が形成されている。

[0018]

【発明の効果】以上説明した様に、本発明によれば、イ オン阻止層を断面テーパ形状に加工しこれを介して高濃 度の不純物イオンを打ち込んでソース領域及びドレイン 20 を示す工程図である。 領域を形成する。その後このイオン阻止層をエッチング して縮小化し、次いで低濃度の不純物イオンを打ち込む 事によりオフセット領域を形成している。オフセット領 域の寸法はイオン阻止層のテーパ角等により自由に制御 できる。又、ソース領域及びドレイン領域やオフセット 領域の寸法を精度良く制御できるので、薄膜トランジス

タが有する寄生容量のばらつきを低減化できる。さらに オフセットゲート構造の形成に必要とされるフォトリソ グラフィ工程の回数を削減でき生産性が高くなるという 効果がある。

【図面の簡単な説明】

【図1】本発明にかかる薄膜トランジスタ製造方法の基 本説明図である。

【図2】本発明にかかる薄膜トランジスタ製造方法の具 体例を示す工程図である。

【図3】同じく具体例を示す工程図である。

【図4】同じく具体例を示す製造工程図である。

【図5】本発明に従って製造された薄膜トランジスタを スイッチング素子として用いたアクティブマトリクス型 液晶表示装置の一例を示す斜視図である。

【図6】従来の薄膜トランジスタ製造方法の一例を示す 工程図である。


【図7】同じく従来の薄膜トランジスタ製造方法の一例 を示す工程図である。

【図8】同じく従来の薄膜トランジスタ製造方法の一例

【符号の説明】

- 1 絶縁基板
- 2 半導体薄膜
- 3 絶縁膜
- 4 イオン阻止層

【図1】



【図5】

